PRINTED CIRCUIT BOARD PATTERN

Patent Number:

JP7202374

Publication date:

1995-08-04

Inventor(s):

ITO YUTAKA

Applicant(s):

FUJI ELECTRIC CO LTD

Requested Patent:

Application Number: JP19940000188 19940106

Priority Number(s):

IPC Classification:

H05K1/16; H01F17/00

EC Classification:

Equivalents:

Abstract

PURPOSE:To obtain a circuit patterns of a printed board which can function equivalently to discrete inductive or capacitive elements by a method wherein painted conductor foils on both surfaces of the printed board are patterned into required patterns.

CONSTITUTION:A plurality of linear printed conductor patterns shown by solid lines and broken lines are provided on the front surface and the rear surface of a printed board 5. In this case, a plurality of the linear printed conductor patterns are alternately connected in series through respective through-holes to form a spiral shape as a whole with the insulator of the printed board 5 as a core and a coil whose terminals are denoted by (a) and (b) is formed. With this constitution, the patterns themselves on the printed board 5 can be made to function equivalently to a discrete inductive or capacitive element and it is not necessary to mount discrete inductive or capacitive component which is related to the improvement of the noise-resistant characteristics of an electronic circuit mounted on the printed board.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-202374

(43)公開日 平成7年(1995)8月4日

(51) Int.Cl.⁶

識別記号 庁内整理番号

FΙ

技術表示箇所

H05K 1/16

B 6921-4E

D 6921-4E

H01F 17/00

C 8123-5E

審査請求 未請求 請求項の数2 OL (全 3 頁)

(21)出願番号

(22)出願日

特願平6-188

平成6年(1994)1月6日

(71)出願人 000005234

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72)発明者 伊藤 豊

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内


(74)代理人 弁理士 山口 巖

(54)【発明の名称】 プリント基板のパターン

(57)【要約】

【目的】プリント基板の印刷導電箔自体を誘導性或いは 容量性要素となす如くパターン化し、基板の小形化とそ の搭載回路の耐ノイズ特性の向上を図る。

【構成】図1にて実線と点線とで例示する如くプリント基板の表面と裏面とにそれぞれ設けられた複数の線状印刷導体を図示・部各スルーホールを介し交互に直列接続し、前記プリント基板の絶縁部をその芯部となし全体としてらせん状に構成さたコイルを形成する。また同様に前記プリント基板の表裏両面に所要の対向面積を有して配置された対をなす面状印刷導体を形成し、前記の基板絶縁部をその誘電体部となし全体として容量性要素を形成する。



20

1

【特許請求の範囲】

【請求項1】スルーホールを備えたプリント基板の両面 それぞれに複数の線状印刷導体部を形成するプリント基 板のパターンであって、前配スルーホールを介して交互 に直列接続され、前記プリント基板の絶縁部をその芯部 となし全体としてらせん状に構成されたコイルを形成す る如く配置接続されたことを特徴とするプリント基板の パターン。

【請求項2】スルーホールを備えたプリント基板の両面に所要の対向面積を有して配置された対をなす面状印刷 10 導体部を形成するプリント基板のパターンであって、前記プリント基板の絶縁部をその誘電体部となし全体として容量性要素を形成する如く配置されたことを特徴とするプリント基板のパターン。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、各種電子部品を実装するプリント基板に関するものであり、特に回路構成機器動作上の耐ノイズ特性の向上を図る如くそのパターン形成がなされたプリント基板に関する。

[0002]

【従来の技術】従来、プリント基板に搭載される電子回路の耐ノイズ特性向上のために用いられる誘導性要素としてのリアクトル或いは容量性要素としてのコンデンサは何れもディスクリートな独立形状をなすものであった。

[0003]

【発明が解決しようとする課題】近来、電子回路における動作信号レベルの低下とその高周波化とを背景とする機器の小形化に伴いプリント基板の素子実装密度の増大 30 が求められているが、その搭載電子回路の耐ノイズ特性の向上に関連するディスクリートな誘導性或いは容量性要素のプリント基板への実装は機器小形化の障害をなすものであった。

【0004】上記に鑑みこの発明は、プリント基板の両面における印刷導電箔を所定の形状にパターン化し、それ自体がディスクリートな誘導性或いは容量性要素と同等に機能し得るプリント基板のパターンの提供を目的とするものである。

[0005]

【課題を解決するための手段】上記目的を達成するためにこの発明のプリント基板のパターンは、1)請求項1に従い、スルーホールを備えたプリント基板の両面それぞれに複数の線状印刷導体部を形成するプリント基板のパターンであって、前記スルーホールを介して交互に直列接続され、前記プリント基板の絶縁部をその芯部となし全体としてらせん状に構成されたコイルを形成する如く配置接続されるものとする。

【0006】2)請求項2に従い、スルーホールを備えたプリント基板の両面に所要の対向面積を有して配置さ 50

れた対をなす面状印刷導体部を形成するプリント基板の パターンであって、前記プリント基板の絶縁部をその誘 電体部となし全体として容量性要素を形成する如く配置 されるものとする。

2

[0007]

【作用】一般に、電子回路に進入するノイズはこの電子 回路自体の動作信号周波数に比して極めて高い周波数成 分より成るものである。従って、前記ノイズを阻止する 誘導性要素即ちリアクトル、或いは前記ノイズを吸収す る容量性要素即ちコンデンサの所要インピーダンスに対 する体格は小なるものとなる。

【0008】上記に従いこの発明は、プリント基板の両面における印刷導電箔を所定の形状にパターン化し適当に配置接続することにより、前記プリント基板に搭載される電子回路の耐ノイズ特性の向上に関連する前記の誘導性或いは容量性要素を得るものであり、1)請求項1による如く、スルーホールを備えたプリント基板の両面それぞれに複数の線状印刷導体のパターンを形成し、これら各印刷導体をスルーホールを介して交互に直列接続し、全体としてらせん状に構成されたコイルを形成するものである。

【0009】2)請求項2による如く、スルーホールを備えたプリント基板の両面に所要の対向面積を有して配置された対をなす面状印刷導体のパターンを形成し、これら両印刷導体をそれぞれ電極面とする容量性の要素即ちコンデンサを形成するものである。因みに図3はプリント基板に搭載された電子回路へのノイズ進入状態を説明する等価回路図の例示であって、1はノイズ発生源、回路Aと回路Bとはプリント基板上の搭載回路、4は前記プリント基板の外部端子(P)である。

【0010】ノイズ発生源1からの外来ノイズは外部端子4から入りこれに連なる共通母線を通り回路Aと回路Bとに進入する。ここで図示の点aとり間に誘導性成分3(リアクトル)を挿入してノイズ阻止を行えば回路Aに関し、また図示の点cとd間に容量性成分2(コンデンサ)を挿入すれば前記ノイズに対する低インピーダンス分路が形成されて前記A、B両回路に関し、前記ノイズによる悪影響は低減或いは回避されることになる。

【0011】この発明は、前記の容量性成分2と誘導性成分3とを、プリント基板の両面における印刷導電箔を 所定形状にパターン化し適当に配置接続することにより 得るものである。

[0012]

【実施例】以下この発明の実施例を図1と図2の両パターン構成図に従って説明する。先ず図1は請求項1に従うこの発明の第1の実施例を示すものであって、図示の実線と点線とで示す複数の線状印刷導体のパターンはそれぞれプリント基板の表面と裏面とに設けられたものであり、図示・部は前記表裏両面の線状印刷導体を接続するスルーホールである。

3

【0013】前記表裏両面の各複数の線状印刷導体は各スルーホールを介し交互に直列接続され、前期プリント基板の絶縁部をその芯部となして全体としてらせん状に構成されその両端子をaとbとするコイルを形成する。次に図2は請求項2に従うこの発明の第2の実施例を示すものであって、図示の実線と点線とで囲まれた部分はプリント基板の表裏両面に形成され所要の対向面積を有して配置された対をなす面状印刷導体のパターンであり、前記プリント基板の絶縁部をその誘電体部となし全体としてその両端子をcとdとする容量性要素(コンデ 10ンサ)を形成するものである。

[0014]

【発明の効果】この発明によれば、スルーホールを備えたプリント基板のパターンに関して、請求項1による如く、この基板の両面それぞれに複数の線状印刷導体を形成し、これら各印刷導体をスルーホールを介して交互に直列接続し全体としてらせん状に構成されたコイルを形成することにより、また請求項2による如く、前記基板の両面に所要の対向面積を有して配置された対をなす面状印刷導体部を形成し、前記基板の絶縁部をその誘電体 20

部となし全体として容量性要素を形成することにより、 前記プリント基板上のパターン自体をディスクリートな 誘導性或いは容量性要素と同等に機能させることが可能 となり、従って前記プリント基板上に搭載される電子回 路の耐ノイズ特性の向上に関連する誘導性或いは容量性 のディスクリートな要素の搭載を不要となし、前記プリ ント基板の小形化と低廉化とを可能となすことが出来 る。

【図面の簡単な説明】

「図1】この発明の第1の実施例を示すプリント基板の パターン構成図

【図2】この発明の第2の実施例を示すプリント基板の パターン構成図

【図3】電子回路搭載プリント基板の対ノイズ等価回路 図

【符号の説明】

- 1 ノイズ発生源
- 2 容量性成分(コンデンサ)
- 3 誘導性成分(リアクトル)
- 20 4 外部端子

= d

【図1】

【図2】

【図3】

